Hyerin Lee, Myoung Jin Lee, et al., “Machine Learning–based Uncertainty Quantification and Design Optimization for Offset-Compensation Sense Amplifiers in DRAMs”, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems(Early Access). Aug. 2025 (SCI IF: 2.7)

머신러닝 기반 DRAM 센스앰프 최적화 플로우워크 제안

Shinwook Kim, Myoung Jin Lee, et al., “Enhancing Design Stability and Flexibility in Partial Isolation type LDMOS”, IEEE Access, vol.13, pp. 40090-40102, Mar. 2025 (SCI IF: 3.4)

LDMOS에 절연 갭을 적용해 설계 안정성과 유연성 확보

Dongyeong Kim, Myoung Jin Lee, et al., “Model-Based Variation-Aware Optimization for Offset Calibration and Pre-Sensing in DRAM Sense Amplifiers”, IEEE Access, vol. 13, pp. 14165-14176, Jan. 2025 (SCI IF: 3.4)

DRAM 센스 앰프의 오프셋 보정·판별 통합 모델링 설계 가이드라인 제시

Je Won Park, Myoung Jin Lee, et al., “Enhancing Total-Ionizing-Dose Effects in the Partial Insulator in a Buried-Channel-Array Transistor: A Structural Proposal and Analytical Approach,” IEEE Transactions on Device and Materials Reliability, vol. 25, no. 2, pp. 212-222, June 2025  (SCI IF: 2.5)

방사선 환경용 메모리에서 부분 절연 구조로 TID 효과 완화

Eojin Kim, Myoung Jin Lee, et al., “Addition of carbon dioxide enhances electrical power production in a microbial reverse electrodialysis cell,”  Journal of Water Process Engineering, vol. 68,  pp. 1-10, Nov. 2024 (SCI IF: 6.7)

CO₂ 주입으로 미생물 전기화학 셀의 전력 생산 개선

Suyeon Kim, Myoung Jin Lee, et al., “Passing Word Line-induced Subthreshold Leakage Reduction Using a Partial Insulator in a Buried Channel Array Transistor”, IEEE Transactions on Electron Devices, vol. 71, no. 5, pp. 2976-2982, May. 2024 (SCI IF: 2.9)

DRAM 어레이 누설 전류 억제를 위한 부분 절연 기반 소자 구조 제안

Junyeoung Bae, Myoung Jin Lee, et al., “Timestamp-Based Secure Shield Architecture for Detecting Invasive Attacks” in IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 31, no. 9, pp. 1358-1367, Sept. 2023 (SCI IF: 2.8)

칩 내 보안실드를 설계해 타임스탬프 기반으로 물리적 침입 공격 실시간 탐지

Jin Hyo Park, Myoung Jin Lee, et al., “Row Hammer Reduction Using a Buried Insulator in a Buried Channel Array Transistor” in IEEE Transactions on Electron Devices, vol. 69, no. 12, pp. 6710-6716, Dec. 2022 (SCI IF: 3.1)

DRAM 셀 트랜지스터에 부분 절연층을 적용해 로우해머 효과와 누설 전류 억제

Geon Kim, Myoung Jin Lee, et al., “4-Pole Hybrid HVDC Circuit Breaker For Pole-to-pole(PTP) Fault Protection”, IEEE Access, vol. 10, pp. 39789-39799, April. 2022 (SCI IF: 3.367)

HVDC 송전 시스템용 4폴 하이브리드 차단기를 설계해 극간 고장 차단과 에너지 처리 효율 개선

Seonwoo Jung, Myoung Jin Lee, et al., “Predicting Ischemic Stroke in Patients with Atrial Fibrillation Using Machine Learning” Front Biosci (Landmark Ed). 2022 Mar 4;27(3) (SCI IF: 4.009)

심방세동 환자의 뇌졸중 위험을 딥러닝 기반으로 예측하는 진단 모델 개발

Jin Hyo Park, Myoung Jin Lee, et al., “S-TAT Leakage Current in Partial Isolation Type Saddle-FinFET (Pi-FinFET)s”, IEEE Access, vol. 9, pp. 111567-111575, Aug. 2021 (SCI IF: 3.367)

Pi-FinFET 구조를 통해 단일 트랩 기반 누설 전류 변동을 줄여 안정성 개선

Geon Kim, Myoung Jin Lee, et al., “A Zero Crossing Hybrid Bidirectional DC Circuit Breaker for HVDC Transmission Systems”, Energies, Mar. 2021, 14, 1349 (SCI IF: 2.702) 

HVDC용 양방향 하이브리드 차단기에서 인공 제로크로싱을 구현해 고장 전류 빠르게 억제

Jin-sung Lee, Myoung Jin Lee, et al., “Partial Isolation Type Buried Channel Array Transistor (Pi-BCAT) for a Sub-20 nm DRAM Cell Transistor”, Electronics, Nov. 2020, 9, 1908 (SCI IF: 2.11)

Sub-20nm DRAM용 Pi-BCAT 구조를 제안해 누설과 간섭을 줄이면서 전류 성능 유지

Young Kwon Kim, Myoung Jin Lee, et al., “Partial Isolation Type Saddle-FinFET(Pi-FinFET) for Sub-30 nm DRAM Cell Transistors”, Electronics Dec. 2018, 8, 8 (SCI IF: 2.11)

Sub-30nm DRAM용 Pi-FinFET 구조를 개발해 기존 대비 낮은 누설 전류와 향상된 단채널 특성 달성

Young Kwon Kim, Myoung Jin Lee, et al., “Simulation Analysis in Sub-0.1um for Partial Isolation Field-Effect Transistors”, Electronics, Oct. 2018, 7(10), 227. (SCI IF: 2.11)

부분 절연 트랜지스터의 전위 변조 메커니즘을 분석해 DRAM 소자의 성능 향상 방안 제시

Young Kwon Kim, Myoung Jin Lee, et al., “FN-tunneling-current Modeling in a Recessed-channel Structure”, JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE, vol.17, no.5, Oct. 2017, pp709~716. (SCI IF: 0.766)

DRAM 리세스 채널에서 FN-터널링 누설을 정확히 예측하는 3D 모델 제시

Young Kwon Kim, Myoung Jin Lee, et al., “The Optimized Partial Insulator Isolation MOSFET(PiFET)”, JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE, vol.17, no.5, Oct. 2017, pp729~732. (SCI IF: 0.766)

PiFET 구조를 통해 문턱전압 안정화와 짧은 채널 성능 저하 완화

HuiJung Kim, Myoung Jin Lee, et al., "Near Infrared Detection Using Pulsed Tunneling Junction in Silicon Devices“, IEEE Transactions on electron devices, vol. 63, no. 1, pp. 377-383, Jan. 2016 (SCI IF: 2.62) 

CMOS 공정 실리콘 소자로 근적외선을 감지하는 저발열 센서 구성 제안

HuiJung Kim, Myoung Jin Lee, et al., "An analysis of a Modified Recessed Active Tunneling Field Effect-Transistor“, Japanese Journal of Applied Physics 55, 074201, June. 2016. (SCI IF: 1.452)

오목 채널 TFET 구조를 도입해 전류를 증가시키면서 저전력 특성과 기생 용량 억제 달성